三星同意用台積電3奈米製造輝達高頻寬記憶體晶粒凸顯TSMC領先

韓國《首爾經濟日報》今日報導，三星電子已同意採用台積電（TSMC）的3奈米製程技術，為輝達（Nvidia）下一代客製化高頻寬記憶體（HBM）晶片製造基礎晶粒（base die）。這一消息不僅顯示出兩大半導體龍頭之間的合作深度，也暗示了在全球高階記憶體供應鏈中，台積電的3奈米技術將成為關鍵樞紐。三星作為全球最具規模的晶片製造商之一，選擇將其製造權交給台積電，凸顯了台積電在先進製程領域的領先地位，同時也顯示出三星在晶片設計與封裝方面的專長將被用於打造更高效能的HBM。

高頻寬記憶體（HBM）是專為圖形處理器（GPU）以及高性能計算（HPC）應用設計的記憶體技術。相較於傳統的GDDR記憶體，HBM擁有更高的頻寬、更低的功耗與更緊湊的封裝結構，這使其成為人工智慧（AI）推理、機器學習訓練以及大型數據中心的核心組件。隨著AI模型規模的擴大，對記憶體頻寬的需求呈指數成長，HBM已成為GPU製造商競爭的重要焦點。輝達作為全球GPU市場的龍頭，對HBM的研發投入持續加大，並且已經在其最新的Ampere、Ada Lovelace系列中採用了多層堆疊的HBM技術。

三星電子在晶片製造領域擁有龐大的產能與成熟的製程技術。自2017年以來，三星已在7奈米、5奈米乃至4奈米等先進製程上取得突破，並在2024年開始量產5奈米晶片。與此同時，三星也在積極推進3奈米製程的開發，預計在2025年完成量產。選擇將HBM基礎晶粒的製造交給台積電，表面上看似將部分製程工作外包，但實際上卻是兩家公司在製程與設計優化上的深度協同。三星的設計與封裝能力將與台積電的3奈米製程結合，產出更高效能、更節能的HBM產品，進一步鞏固其在高階記憶體市場的競爭力。

台積電的3奈米製程技術是目前全球最先進的製程之一。台積電已於2023年底完成首批3奈米晶片的量產測試，並在2024年開始向客戶提供量產服務。3奈米技術相較於5奈米可提升約30%的晶片密度，並降低功耗約15%。這使得3奈米製程在高頻寬記憶體、AI加速器以及高效能處理器等領域具有明顯優勢。台積電在先進製程的佈局上不僅擁有技術優勢，還在全球晶片供應鏈中扮演關鍵角色。面對美中貿易摩擦與地緣政治風險，台積電已加強供應鏈彈性，與多家客戶簽訂長期合作協議，確保關鍵製程的穩定供應。

輝達在AI與GPU市場的領先地位使其對高階記憶體的需求日益旺盛。公司已經宣布將在2025年推出基於HBM的全新GPU架構，並計畫在2026年進一步提升HBM的堆疊層數與頻寬。由於市場上可供選擇的高階記憶體製造商有限，輝達選擇三星與台積電的合作，既能確保製程先進性，又能利用三星在封裝與測試方面的專業。此舉不僅能滿足輝達自身的技術需求，也將為整個AI硬體生態系帶來更高效能的記憶體解決方案，進一步推動AI算力的突破。

整體而言，三星選擇使用台積電3奈米製程製造輝達HBM基礎晶粒，標誌著全球半導體產業供應鏈的再度整合與升級。這不僅強化了三家公司在先進製程與高階記憶體領域的合作，也為AI、雲端運算與高性能計算等高需求市場提供了更強大的技術支撐。從長遠來看，這一合作將促進半導體技術的快速迭代，並可能在未來的全球競爭格局中，為台積電、三星與輝達各自帶來更大的市場份額與技術領先優勢。 (事實來源:中央社)